PATENT APPLICATION

UNITED STATES PATENT AND TRADEMARK OFFICE

Koji YAMAGUCHI

Group Art Unit: 2811

Application No.: 10/753,357

Examiner: Unknown

Filed: January 9, 2004

Docket No.: 118292

For:

WIRING SUBSTRATE, SEMICONDUCTOR DEVICE, SEMICONDUCTOR MODULE, ELECTRONIC EQUIPMENT, METHOD FOR DESIGNING WIRING SUBSTRATE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR

MODULE

CLAIM FOR PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Japanese Patent Application No. 2003-007769 filed January 16, 2003.

In support of this claim, a certified copy of said original foreign application:

is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

James A. Oliff

Registration No. 27,075

John S. Kern

Registration No. 42,719

JAO:JSK/kap

Date: May 21, 2004

OLIFF & BERRIDGE, PLC P.O. Box 19928 Alexandria, Virginia 22320 Telephone: (703) 836-6400

DEPOSIT ACCOUNT USE **AUTHORIZATION** Please grant any extension necessary for entry; Charge any fee due to our Deposit Account No. 15-0461

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 1月16日

出願番号 Application Number:

特願2003-007769

[ST. 10/C]:

Applicant(s):

[JP2003-007769]

出 願 人

セイコーエプソン株式会社

2004年 1月 6日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【提出日】 平成15年 1月16日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 23/12

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 山口 浩司

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】 100066980

【弁理士】

【氏名又は名称】 森 哲也

【選任した代理人】

【識別番号】 100075579

【弁理士】

【氏名又は名称】 内藤 嘉昭

【選任した代理人】

【識別番号】 100103850

【弁理士】

【氏名又は名称】 崔 秀▲てつ▼

【手数料の表示】

【予納台帳番号】 001638

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0014966

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 配線基板、半導体装置、半導体モジュール、電子機器、配線 基板の設計方法、半導体装置の製造方法および半導体モジュールの製造方法

【特許請求の範囲】

【請求項1】 基板上に形成された配線層と、

前記配線層に接続され、前記基板にかかる応力分布に基づいて配置された端子 電極とを備えることを特徴とする配線基板。

【請求項2】 基板上に形成された配線層と、

前記配線層に接続され、対角線上を避けるようにして前記基板上に配置された 端子電極とを備えることを特徴とする配線基板。

【請求項3】 基板上に形成された配線層と、

前記配線層に接続され、前記基板上に配置された端子電極と、

前記基板の対角線に沿って設けられた応力遮断部とを備えることを特徴とする 配線基板。

【請求項4】 前記応力遮断部は、溝またはスリットの少なくともいずれか 一方であることを特徴とする請求項3記載の配線基板。

【請求項5】 基板上に形成された配線層と、

前記配線層に接続され、前記基板上に配置された端子電極と、

前記基板の四隅または対角線上に設けられたダミー端子とを備えることを特徴とする配線基板。

【請求項6】 能動領域およびパッド電極が形成された半導体チップと、 前記能動領域上に形成された応力緩衝層と、

前記応力緩衝層上に形成され、前記半導体チップにかかる応力分布に基づいて 配置されたバンプ電極と、

前記バンプ電極と前記パッド電極とを接続する再配置配線層と、

前記再配置配線層および前記パッド電極上に形成された保護層とを備えること を特徴とする半導体装置。

【請求項7】 能動領域およびパッド電極が形成された半導体チップと、 前記能動領域上に形成された応力緩衝層と、 前記応力緩衝層上に形成され、対角線上を避けるようにして配置されたバンプ 電極と、

前記バンプ電極と前記パッド電極とを接続する再配置配線層と、

前記再配置配線層および前記パッド電極上に形成された保護層とを備えること を特徴とする半導体装置。

【請求項8】 能動領域およびパッド電極が形成された半導体チップと、前記能動領域上に形成され、対角線に沿って分割配置された応力緩衝層と、前記応力緩衝層上に形成されたバンプ電極と、

前記バンプ電極と前記パッド電極とを接続する再配置配線層と、

前記再配置配線層および前記パッド電極上に形成され、前記対角線に沿って分割配置された保護層とを備えることを特徴とする半導体装置。

【請求項9】 能動領域およびパッド電極が形成された半導体チップと、 前記能動領域上に形成された応力緩衝層と、

前記応力緩衝層上に形成されたバンプ電極と、

前記応力緩衝層の四隅または対角線上に設けられたダミーバンプと、

前記バンプ電極と前記パッド電極とを接続する再配置配線層と、

前記再配置配線層および前記パッド電極上に形成された保護層とを備えることを特徴とする半導体装置。

【請求項10】 半導体チップが表面実装されたインターポーザ基板と、 前記インターポーザ基板の裏面に設けられた配線層と、

前記配線層に接続され、前記インターポーザ基板にかかる応力分布に基づいて 配置されたバンプ電極と、

前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続 するスルーホール配線とを備えることを特徴とする半導体モジュール。

【請求項11】 半導体チップが表面実装されたインターポーザ基板と、

前記インターポーザ基板の裏面に設けられた配線層と、

前記配線層に接続され、対角線上を避けるようにして前記インターポーザ基板の裏面に配置されたバンプ電極と、

前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続

するスルーホール配線とを備えることを特徴とする半導体モジュール。

【請求項12】 半導体チップが表面実装されたインターポーザ基板と、

前記インターポーザ基板の裏面に設けられた配線層と、

前記配線層に接続され、対角線上を避けるようにして前記インターポーザ基板 裏面に配置されたバンプ電極と、

前記インターポーザ基板の対角線に沿って設けられた溝またはスリットの少な くともいずれか一方と、

前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続 するスルーホール配線とを備えることを特徴とする半導体モジュール。

【請求項13】 半導体チップが表面実装されたインターポーザ基板と、

前記インターポーザ基板の裏面に設けられた配線層と、

前記配線層に接続され、前記インターポーザ基板の裏面に配置されたバンプ電極と、

前記インターポーザ基板の裏面の四隅または対角線上に設けられたダミーバン プと

前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続 するスルーホール配線とを備えることを特徴とする半導体モジュール。

【請求項14】 半導体チップが表面実装されたインターポーザ基板と、

前記インターポーザ基板の裏面に設けられた配線層と、

前記配線層に接続され、対角線上を避けるようにして前記インターポーザ基板 の裏面に配置されたバンプ電極と、

前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続 するスルーホール配線と、

前記インターポーザ基板を実装するマザー基板と、

前記マザー基板を介して前記バンプ電極に接続された電子部品を備えることを 特徴とする電子機器。

【請求項15】 配線基板にかかる応力分布に基づいて、前記配線基板上のバンプ電極の配置位置を決定することを特徴とする配線基板の設計方法。

【請求項16】 前記配線基板の対角線上を避けるようにして、前記配線基

板上のバンプ電極の配置位置を決定することを特徴とする請求項18記載の配線 基板の設計方法。

【請求項17】 パッド電極が形成された半導体チップの能動領域上に応力 緩衝層を形成する工程と、

前記応力緩衝層をパターニングすることにより、前記パッド電極を露出させる 工程と、

前記パッド電極から前記応力緩衝層上に延伸された再配置配線層を形成する工程と、

前記再配置配線層上に保護層を形成する工程と、

前記保護層をパターニングすることにより、対角線上を避けるようにして前記 再配置配線層を露出させる開口部を形成する工程と、

前記開口部を介して前記再配置配線層に接続されるバンプ電極を前記応力緩衝 層上に形成する工程とを備えることを特徴とする半導体装置の製造方法。

【請求項18】 パッド電極が形成された半導体チップの能動領域上に応力 緩衝層を形成する工程と、

前記応力緩衝層をパターニングすることにより、対角線に沿って前記応力緩衝層を分割するとともに、前記パッド電極を露出させる工程と、

前記パッド電極から前記応力緩衝層上に延伸された再配置配線層を形成する工程と、

前記再配置配線層上に保護層を形成する工程と、

前記保護層をパターニングすることにより、前記対角線に沿って前記保護層を 分割するとともに、前記再配置配線層を露出させる開口部を形成する工程と、

前記開口部を介して前記再配置配線層に接続されるバンプ電極を前記応力緩衝 層上に形成する工程とを備えることを特徴とする半導体装置の製造方法。

【請求項19】 パッド電極が形成された半導体チップの能動領域上に応力 緩衝層を形成する工程と、

前記応力緩衝層をパターニングすることにより、前記パッド電極を露出させる 工程と、

前記パッド電極から前記応力緩衝層上に延伸された再配置配線層を形成すると

ともに、前記応力緩衝層上の四隅または対角線上にダミーランドを形成する工程 と、

前記再配置配線屬およびダミーランド上に保護屬を形成する工程と、

前記保護層をパターニングすることにより、前記再配置配線層を露出させる第 1 の開口部および前記ダミーランドを露出させる第 2 の開口部を形成する工程と

前記第1の開口部を介して前記再配置配線層に接続されるバンプ電極を前記応 力緩衝層上に形成するとともに、前記第2の開口部を介して前記ダミーランド上 に配置されるダミーバンプを形成する工程とを備えることを特徴とする半導体装 置の製造方法。

【請求項20】 スルーホールを介して接続された配線層を、インターポー ザ基板の両面に形成する工程と、

対角線上を避けるようにして、前記配線層に接続されたバンプ電極を前記イン ターポーザ基板の裏面に形成する工程と、

前記インターポーザ基板の表面上に半導体チップを実装する工程とを備えるこ とを特徴とする半導体モジュールの製造方法。

【請求項21】 溝またはスリットのいずれか少なくとも一方をインターポ ーザ基板の対角線に沿って形成する工程と、

スルーホールを介して接続された配線層を、前記インターポーザ基板の両面に 形成する工程と、

前記配線層に接続されたバンプ電極を前記インターポーザ基板の裏面に形成す る工程と、

前記インターポーザ基板の表面上に半導体チップを実装する工程とを備えるこ とを特徴とする半導体モジュールの製造方法。

【請求項22】 スルーホールを介して接続された配線層を前記インターポ ーザ基板の両面に形成するとともに、前記インターポーザ基板の裏面の四隅また は対角線上にダミーランドを形成する工程と、

前記配線層に接続されたバンプ電極を前記インターポーザ基板の裏面に形成す るとともに、前記ダミーランド上にダミーバンプを形成する工程と、

前記インターポーザ基板の表面上に半導体チップを実装する工程とを備えることを特徴とする半導体モジュールの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、配線基板、半導体装置、半導体モジュール、電子機器、配線基板の設計方法、半導体装置の製造方法および半導体モジュールの製造方法に関し、特に、チップサイズパッケージ(CSP)またはボールグリッドアレイ(BGA)などに適用して好適なものである。

[0002]

【従来の技術】

従来のチップサイズパッケージおよびボールグリッドアレイでは、フルグリッドまたは千鳥配列などによって、ボールバンプの配置が行なわれていた。

図12(a)は、従来のチップサイズパッケージの概略構成を示す平面図、図 12(b)は、図12(a)のJ-J線で切断した断面図である。

[0003]

図12において、半導体チップ101には、能動領域に接続された配線層10 2が形成され、配線層102にはパッド電極103が形成されている。

また、半導体チップ101に形成された能動領域上には、パッド電極103が 露出するようにして応力緩和層104が形成され、パッド電極103上には、応 力緩和層104上に延伸された再配置配線105が形成されている。

$[0\ 0\ 0\ 4\]$

また、再配置配線105上にはソルダレジスト膜106が形成され、ソルダレジスト膜106には、応力緩和層104上において再配置配線105を露出させる開口部107が形成されている。

また、応力緩和層104上には、はんだボール108が形成され、はんだボール108は、ソルダレジスト膜106に形成された開口部107を介して再配置配線105と接続されている。

[0005]

図13 (a) は、従来のボールグリッドアレイの概略構成を示す平面図、図13 (b) は、図13 (a) のK-K線で切断した断面図である。

図13において、インターポーザ基板111の両面には配線112a、112 cがそれぞれ形成され、各面に形成された配線112a、112cは、インターポーザ基板111に形成されたスルーホール配線112bを介して接続されている。

[0006]

そして、インターポーザ基板111の表面には半導体チップ113が実装され、半導体チップ113は、バンプ電極114を介して配線112aと接続されるとともに、モールド樹脂115により封止されている。

また、インターポーザ基板111の裏面には、はんだボール116がフルグリッド状に配置され、はんだボール116は配線112cに接続されている。

[0007]

【発明が解決しようとする課題】

しかしながら、図12のチップサイズパッケージでは、チップサイズが大きくなると、応力緩和層104やソルダレジスト膜106の伸縮量が大きくなり、半導体チップ101の反りを誘発して、はんだボール108の接続不良が発生し、二次実装の信頼性が低下するという問題があった。特に、半導体チップ101の対角線上で大きな応力が発生し、半導体チップ101の対角線上や四隅に配置されるはんだボール108の接続不良の頻度が大きいという問題があった。

[0008]

また、図13のボールグリッドアレイでも同様に、インターポーザ基板111 のサイズが大きくなると、パッケージの反りを誘発して、はんだボール116の 接続不良が発生し、二次実装の信頼性が低下するという問題があった。

そこで、本発明の目的は、端子電極の接続信頼性を向上させることが可能な配線基板、半導体装置、半導体モジュール、電子機器、配線基板の設計方法、半導体装置の製造方法および半導体モジュールの製造方法を提供することである。

[0009]

【課題を解決するための手段】

8/

上述した課題を解決するために、本発明の一態様に係る配線基板によれば、基板上に形成された配線層と、前記配線層に接続され、前記基板にかかる応力分布に基づいて配置された端子電極とを備えることを特徴とする。

これにより、基板にかかる応力の小さい領域を選択しつつ、端子電極を基板上に配置することが可能となり、端子電極の配置位置を変更することで、端子電極の接続不良を低減することが可能となる。

[0010]

このため、基板構造を複雑化させることなく、端子電極の接続信頼性を向上させることが可能となり、二次実装の信頼性を容易に向上させることが可能となる

また、本発明の一態様に係る配線基板によれば、基板上に形成された配線層と、前記配線層に接続され、対角線上を避けるようにして前記基板上に配置された端子電極とを備えることを特徴とする。

[0 0 1 1]

これにより、基板にかかる応力の大きな領域を避けながら、端子電極を配置することが可能となり、基板構造を複雑化させることなく、端子電極の接続信頼性を向上させることが可能となる。

また、本発明の一態様に係る配線基板によれば、基板上に形成された配線層と、前記配線層に接続され、前記基板上に配置された端子電極と、前記基板の対角線に沿って設けられた応力遮断部とを備えることを特徴とする。

$[0\ 0\ 1\ 2]$

これにより、配線基板に加わる応力を分断させて、配線基板に加わる応力を低下させることが可能となり、配線基板のサイズが増大した場合においても、配線 基板の反りを低減させて、二次実装の信頼性を向上させることができる。

また、本発明の一態様に係る配線基板によれば、前記応力遮断部は、溝または スリットの少なくともいずれか一方であることを特徴とする。

$[0\ 0\ 1\ 3]$

これにより、配線基板に加わる応力を溝またはスリットの位置で遮断することが可能となり、配線基板のサイズが増大した場合においても、配線基板に加わる

応力を低下させて、二次実装の信頼性を向上させることができる。

また、本発明の一態様に係る配線基板によれば、基板上に形成された配線層と、前記配線層に接続され、前記基板上に配置された端子電極と、前記基板の四隅または対角線上に設けられたダミー端子とを備えることを特徴とする。

[0014]

これにより、接続不良の頻度が大きい領域に端子電極が配置されることを防止しつつ、端子電極の接続状態をダミー端子で補強することが可能となる。

このため、配線基板のサイズが増大した場合においても、配線基板に加わる応力を低下させて、端子電極の接続不良を低減することが可能となり、二次実装の信頼性を向上させることができる。

[0015]

また、本発明の一態様に係る半導体装置によれば、能動領域およびパッド電極が形成された半導体チップと、前記能動領域上に形成された応力緩衝層と、前記応力緩衝層上に形成され、前記半導体チップにかかる応力分布に基づいて配置されたバンプ電極と、前記バンプ電極と前記パッド電極とを接続する再配置配線層と、前記再配置配線層および前記パッド電極上に形成された保護層とを備えることを特徴とする。

[0016]

これにより、半導体チップにかかる応力の小さい領域にバンプ電極を配置することが可能となり、バンプ電極の配置位置を変更することで、バンプ電極の接続不良を低減することが可能となる。

このため、チップサイズパケージの構造を複雑化させることなく、バンプ電極の接続信頼性を向上させることが可能となり、二次実装の信頼性を容易に向上させることが可能となる。

[0017]

また、本発明の一態様に係る半導体装置によれば、能動領域およびパッド電極が形成された半導体チップと、前記能動領域上に形成された応力緩衝層と、前記応力緩衝層上に形成され、対角線上を避けるようにして配置されたバンプ電極と、前記バンプ電極と前記パッド電極とを接続する再配置配線層と、前記再配置配

線層および前記パッド電極上に形成された保護層とを備えることを特徴とする。

[0018]

これにより、半導体チップにかかる応力の大きな領域を避けながら、バンプ電極を配置することが可能となり、チップサイズパケージの構造を複雑化させることなく、バンプ電極の接続信頼性を向上させることが可能となる。

また、本発明の一態様に係る半導体装置によれば、能動領域およびパッド電極が形成された半導体チップと、前記能動領域上に形成され、対角線に沿って分割配置された応力緩衝層と、前記応力緩衝層上に形成されたバンプ電極と、前記バンプ電極と前記パッド電極とを接続する再配置配線層と、前記再配置配線層および前記パッド電極上に形成され、前記対角線に沿って分割配置された保護層とを備えることを特徴とする。

[0019]

これにより、応力緩衝層および保護層に加わる応力を分断させて、半導体チップに加わる応力を低下させることが可能となり、半導体チップのサイズが増大した場合においても、半導体チップの反りを低減させて、二次実装の信頼性を向上させることができる。

また、本発明の一態様に係る半導体装置によれば、能動領域およびパッド電極が形成された半導体チップと、前記能動領域上に形成された応力緩衝層と、前記応力緩衝層上に形成されたバンプ電極と、前記応力緩衝層の四隅または対角線上に設けられたダミーバンプと、前記バンプ電極と前記パッド電極とを接続する再配置配線層と、前記再配置配線層および前記パッド電極上に形成された保護層とを備えることを特徴とする。

[0020]

これにより、接続不良の頻度が大きい領域にバンプ電極が配置されることを防止しつつ、バンプ電極の接続状態をダミーバンプで補強することが可能となるとともに、バンプ電極およびダミーバンプの一括形成および一括接続が可能となる

このため、半導体チップのサイズが増大した場合においても、製造工程を複雑 化させることなく、半導体チップに加わる応力を低下させて、バンプ電極の接続 不良を低減することが可能となる。

[0021]

また、本発明の一態様に係る半導体モジュールによれば、半導体チップが表面 実装されたインターポーザ基板と、前記インターポーザ基板の裏面に設けられた 配線層と、前記配線層に接続され、前記インターポーザ基板にかかる応力分布に 基づいて配置されたバンプ電極と、前記インターポーザ基板に設けられ、前記半 導体チップと前記配線層とを接続するスルーホール配線とを備えることを特徴と する。

[0022]

これにより、インターポーザ基板にかかる応力の小さい領域にバンプ電極を配置することが可能となり、バンプ電極の配置位置を変更することで、バンプ電極の接続不良を低減することが可能となる。

このため、ボールグリッドアレイの構造を複雑化させることなく、バンプ電極の接続信頼性を向上させることが可能となり、二次実装の信頼性を容易に向上させることが可能となる。

[0023]

また、本発明の一態様に係る半導体モジュールによれば、半導体チップが表面 実装されたインターポーザ基板と、前記インターポーザ基板の裏面に設けられた 配線層と、前記配線層に接続され、対角線上を避けるようにして前記インターポ ーザ基板の裏面に配置されたバンプ電極と、前記インターポーザ基板に設けられ 、前記半導体チップと前記配線層とを接続するスルーホール配線とを備えること を特徴とする。

[0024]

これにより、インターポーザ基板にかかる応力の大きな領域を避けながら、バンプ電極を配置することが可能となり、ボールグリッドアレイの構造を複雑化させることなく、バンプ電極の接続信頼性を向上させることが可能となる。

また、本発明の一態様に係る半導体モジュールによれば、半導体チップが表面 実装されたインターポーザ基板と、前記インターポーザ基板の裏面に設けられた 配線層と、前記配線層に接続され、対角線上を避けるようにして前記インターポ ーザ基板裏面に配置されたバンプ電極と、前記インターポーザ基板の対角線に沿って設けられた溝またはスリットの少なくともいずれか一方と、前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続するスルーホール配線とを備えることを特徴とする。

[0025]

これにより、インターポーザ基板に加わる応力を分断させて、インターポーザ 基板に加わる応力を低下させることが可能となり、インターポーザ基板のサイズ が増大した場合においても、インターポーザ基板の反りを低減させて、二次実装 の信頼性を向上させることができる。

また、本発明の一態様に係る半導体モジュールによれば、半導体チップが表面 実装されたインターポーザ基板と、前記インターポーザ基板の裏面に設けられた 配線層と、前記配線層に接続され、前記インターポーザ基板の裏面に配置された バンプ電極と、前記インターポーザ基板の裏面の四隅または対角線上に設けられ たダミーバンプと、前記インターポーザ基板に設けられ、前記半導体チップと前 記配線層とを接続するスルーホール配線とを備えることを特徴とする。

[0026]

これにより、接続不良の頻度が大きい領域にバンプ電極が配置されることを防止しつつ、バンプ電極の接続状態をダミーバンプで補強することが可能となるとともに、バンプ電極およびダミーバンプの一括形成および一括接続が可能となる

このため、インターポーザ基板のサイズが増大した場合においても、製造工程 を複雑化させることなく、インターポーザ基板に加わる応力を低下させて、バン プ電極の接続不良を低減することが可能となる。

[0027]

また、本発明の一態様に係る電子機器によれば、半導体チップが表面実装され ・
たインターポーザ基板と、前記インターポーザ基板の裏面に設けられた配線層と
、前記配線層に接続され、対角線上を避けるようにして前記インターポーザ基板
の裏面に配置されたバンプ電極と、前記インターポーザ基板に設けられ、前記半
導体チップと前記配線層とを接続するスルーホール配線と、前記インターポーザ

基板を実装するマザー基板と、前記マザー基板を介して前記バンプ電極に接続された電子部品を備えることを特徴とする。

[0028]

これにより、インターポーザ基板に加わる応力を分断させて、インターポーザ 基板に加わる応力を低下させることが可能となり、インターポーザ基板をマザー 基板に実装する際の信頼性を向上させることができる。

また、本発明の一態様に係る配線基板の設計方法によれば、配線基板にかかる 応力分布に基づいて、前記配線基板上のバンプ電極の配置位置を決定することを 特徴とする。

[0029]

これにより、配線基板にかかる応力の小さい領域にバンプ電極を配置することが可能となり、配線基板のサイズが増大した場合においても、バンプ電極の配置位置を調整するだけで、バンプ電極の接続不良を低減することが可能となる。

また、本発明の一態様に係る配線基板の設計方法によれば、前記配線基板の対 角線上を避けるようにして、前記配線基板上のバンプ電極の配置位置を決定する ことを特徴とする。

[0030]

これにより、配線基板にかかる応力の大きな領域にバンプ電極が配置されることを防止することが可能となり、バンプ電極の配置位置を調整するだけで、バンプ電極の接続信頼性を向上させることが可能となる。

また、本発明の一態様に係る半導体装置の製造方法によれば、パッド電極が形成された半導体チップの能動領域上に応力緩衝層を形成する工程と、前記応力緩衝層をパターニングすることにより、前記パッド電極を露出させる工程と、前記パッド電極から前記応力緩衝層上に延伸された再配置配線層を形成する工程と、前記再配置配線層上に保護層を形成する工程と、前記保護層をパターニングすることにより、対角線上を避けるようにして前記再配置配線層を露出させる開口部を形成する工程と、前記開口部を介して前記再配置配線層に接続されるバンプ電極を前記応力緩衝層上に形成する工程とを備えることを特徴とする。

[0031]

これにより、半導体チップにかかる応力の大きな領域にバンプ電極が配置されることを防止することが可能となり、バンプ電極の配置位置を調整するだけで、バンプ電極の接続不良を低減することが可能となる。

このため、チップサイズパケージの構造を複雑化させることなく、バンプ電極の接続信頼性を向上させることが可能となり、二次実装の信頼性を容易に向上させることが可能となる。

[0032]

また、本発明の一態様に係る半導体装置の製造方法によれば、パッド電極が形成された半導体チップの能動領域上に応力緩衝層を形成する工程と、前記応力緩衝層をパターニングすることにより、対角線に沿って前記応力緩衝層を分割するとともに、前記パッド電極を露出させる工程と、前記パッド電極から前記応力緩衝層上に延伸された再配置配線層を形成する工程と、前記再配置配線層上に保護層を形成する工程と、前記保護層をパターニングすることにより、前記対角線に沿って前記保護層を分割するとともに、前記再配置配線層を露出させる開口部を形成する工程と、前記開口部を介して前記再配置配線層に接続されるバンプ電極を前記応力緩衝層上に形成する工程とを備えることを特徴とする。

[0033]

これにより、応力緩衝層および保護層のパターニングを行うだけで、応力緩衝層および保護層に加わる応力を分断させることが可能となり、半導体チップのサイズが増大した場合においても、製造工程を増加させることなく、バンプ電極の接続信頼性を向上させることが可能となる。

また、本発明の一態様に係る半導体装置の製造方法によれば、パッド電極が形成された半導体チップの能動領域上に応力緩衝層を形成する工程と、前記応力緩衝層をパターニングすることにより、前記パッド電極を露出させる工程と、前記パッド電極から前記応力緩衝層上に延伸された再配置配線層を形成するとともに、前記応力緩衝層上の四隅または対角線上にダミーランドを形成する工程と、前記再配置配線層およびダミーランド上に保護層を形成する工程と、前記保護層をパターニングすることにより、前記再配置配線層を露出させる第1の開口部および前記ダミーランドを露出させる第2の開口部を形成する工程と、前記第1の開

口部を介して前記再配置配線層に接続されるバンプ電極を前記応力緩衝層上に形成するとともに、前記第2の開口部を介して前記ダミーランド上に配置されるダミーバンプを形成する工程とを備えることを特徴とする。

[0034]

これにより、接続不良の頻度が大きい領域にバンプ電極が配置されることを防止しつつ、バンプ電極およびダミーバンプを一括形成することが可能となるとともに、バンプ電極を接続することで、バンプ電極の接続状態をダミーバンプで補強することが可能となる。

このため、半導体チップのサイズが増大した場合においても、製造工程を複雑 化させることなく、半導体チップに加わる応力を低下させて、バンプ電極の接続 不良を低減することが可能となる。

[0035]

また、本発明の一態様に係る半導体モジュールの製造方法によれば、スルーホールを介して接続された配線層を、インターポーザ基板の両面に形成する工程と、対角線上を避けるようにして、前記配線層に接続されたバンプ電極を前記インターポーザ基板の裏面に形成する工程と、前記インターポーザ基板の表面上に半導体チップを実装する工程とを備えることを特徴とする。

[0036]

これにより、インターポーザ基板にかかる応力の大きな領域にバンプ電極が配置されることを防止することが可能となり、バンプ電極の配置位置を調整するだけで、バンプ電極の接続不良を低減することが可能となる。

このため、ボールグリッドアレイの構造を複雑化させることなく、バンプ電極の接続信頼性を向上させることが可能となり、二次実装の信頼性を容易に向上させることが可能となる。

[0037]

また、本発明の一態様に係る半導体モジュールの製造方法によれば、溝または スリットのいずれか少なくとも一方をインターポーザ基板の対角線に沿って形成 する工程と、スルーホールを介して接続された配線層を、前記インターポーザ基 板の両面に形成する工程と、前記配線層に接続されたバンプ電極を前記インター ポーザ基板の裏面に形成する工程と、前記インターポーザ基板の表面上に半導体 チップを実装する工程とを備えることを特徴とする。

[0038]

これにより、インターポーザ基板に溝またはスリットを形成することで、インターポーザ基板に加わる応力を分断させることが可能となり、インターポーザ基板のサイズが増大した場合においても、製造工程の増加を抑制しつつ、バンプ電極の接続信頼性を向上させることが可能となる。

また、本発明の一態様に係る半導体モジュールの製造方法によれば、スルーホールを介して接続された配線層を前記インターポーザ基板の両面に形成するとともに、前記インターポーザ基板の裏面の四隅または対角線上にダミーランドを形成する工程と、前記配線層に接続されたバンプ電極を前記インターポーザ基板の裏面に形成するとともに、前記ダミーランド上にダミーバンプを形成する工程と、前記インターポーザ基板の表面上に半導体チップを実装する工程とを備えることを特徴とする。

[0039]

これにより、接続不良の頻度が大きい領域にバンプ電極が配置されることを防止しつつ、バンプ電極およびダミーバンプを一括形成することが可能となるとともに、バンプ電極を接続することで、バンプ電極の接続状態をダミーバンプで補強することが可能となる。

このため、インターポーザ基板のサイズが増大した場合においても、製造工程 を複雑化させることなく、インターポーザ基板に加わる応力を低下させて、バン プ電極の接続不良を低減することが可能となる。

[0040]

【発明の実施の形態】

以下、本発明の実施形態に係る半導体装置および半導体モジュールについて、 チップサイズパッケージおよびボールグリッドアレイを例にとって説明する。

図1 (a) は、本発明の第1実施形態に係るボールグリッドアレイの概略構成を示す平面図、図1 (b) は、図1 (a) のA-A線で切断した断面図である。

[0041]

図1において、インターポーザ基板1の両面には配線2a、2cがそれぞれ形成され、各面に形成された配線2a、2cは、インターポーザ基板1に形成されたスルーホール配線2bを介して接続されている。

そして、インターポーザ基板1の表面には半導体チップ3が実装され、半導体チップ3は、バンプ電極4を介して配線2aと接続されるとともに、モールド樹脂5により封止されている。

[0042]

また、インターポーザ基板1の裏面には、端子電極として、例えば、はんだボール6が配置され、はんだボール6は配線2cに接続されている。ここで、はんだボール6は、インターポーザ基板1の対角線7を避けるように配置されている

これにより、インターポーザ基板1にかかる応力の大きな領域を避けながら、 はんだボール6を配置することが可能となり、はんだボール6の配置位置を調整 するだけで、はんだボール6の接続信頼性を向上させることが可能となる。

[0043]

このため、ボールグリッドアレイが大型化した場合においても、ボールグリッドアレイの構造を複雑化させることなく、はんだボール6の接続不良を低減することが可能となり、コストアップを抑制しつつ、ボールグリッドアレイの二次実装時の信頼性を向上させることができる。

なお、インターポーザ基板1としては、例えば、シリコン基板、セラミック基板、ガラスエポキシ基板、あるいは、ビルドアップ多層基板などを用いることができる。また、インターポーザ基板1の裏面に設けられる端子電極としては、はんだボール6の他、例えば、Auバンプ電極や、NiバンプにAu皮膜またはハンダ皮膜などが施されたバンプ電極を用いるようにしてもよい。

[0044]

図2(a)は、本発明の第2実施形態に係るボールグリッドアレイの概略構成を示す平面図、図2(b)は、図2(a)のB-B線で切断した断面図である。

図2において、インターポーザ基板11の両面には配線12a、12cがそれ ぞれ形成され、各面に形成された配線12a、12cは、インターポーザ基板1 1に形成されたスルーホール配線12bを介して接続されている。

[0045]

そして、インターポーザ基板11の表面には半導体チップ13が実装され、半導体チップ13は、バンプ電極14を介して配線12aと接続されるとともに、モールド樹脂15により封止されている。

また、インターポーザ基板 1 1 の裏面には、端子電極として、例えば、はんだボール 1 6 が配置され、はんだボール 1 6 は配線 1 2 c に接続されている。ここで、はんだボール 1 6 は、インターポーザ基板 1 1 の対角線上を避けるように配置されるとともに、インターポーザ基板 1 1 には、対角線に沿って溝 1 7 が形成されている。

[0046]

これにより、インターポーザ基板11に加わる応力を分断させて、インターポーザ基板11に加わる応力を低下させることが可能となり、インターポーザ基板11のサイズが増大した場合においても、インターポーザ基板11の反りを低減させて、二次実装の信頼性を向上させることができる。

なお、上述した実施形態では、インターポーザ基板11の対角線に沿って溝17を設ける方法について説明したが、溝17の代わりに孔またはスリットを設けるようにしてもよい。また、溝、孔またはスリットを混在させて設けるようにしてもよい。

[0047]

図3 (a)は、本発明の第3実施形態に係るボールグリッドアレイの概略構成を示す平面図、図3 (b)は、図3 (a)のC-C線で切断した断面図である。

図3において、インターポーザ基板21の表面には配線22aが形成されるとともに、インターポーザ基板21の裏面には配線22cおよびダミーボール28を配置するダミーランド22dが形成され、各面に形成された配線22a、22cは、インターポーザ基板21に形成されたスルーホール配線22bを介して接続されている。

[0048]

そして、インターポーザ基板21の表面には半導体チップ23が実装され、半

導体チップ23は、バンプ電極24を介して配線22aと接続されるとともに、 モールド樹脂25により封止されている。

また、インターポーザ基板21の裏面には、端子電極およびダミー端子として、例えば、はんだボール26およびダミーボール28がそれぞれ設けられ、はんだボール26は配線22cに接続されるとともに、ダミーボール28はダミーランド22d上に配置されている。

[0049]

ここで、はんだボール26は、インターポーザ基板21の対角線27を避けるように配置されるとともに、インターポーザ基板21の対角線27上には、ダミーボール28が所定間隔で並べて配置されている。

これにより、大きな応力のかかる対角線27上にはんだボール26が配置されることを防止することが可能となるとともに、はんだボール26の未配置領域にダミーボール28を配置することを可能として、はんだボール26の接続状態をダミーボール28で補強することが可能となる。

[0050]

このため、インターポーザ基板 2 1 のサイズが増大した場合においても、インターポーザ基板 2 1 に加わる応力を低下させて、はんだボール 2 6 の接続不良を低減することが可能となり、二次実装の信頼性を容易に向上させることが可能となる。

なお、はんだボール26とダミーボール28の材質、大きさおよび形状などは一致させてもよいが、はんだボール26とダミーボール28の材質、大きさまたは形状などを異ならせるようにしてもよい。

[0051]

ここで、はんだボール26とダミーボール28の材質、大きさおよび形状を一致させることにより、はんだボール26とダミーボール28とを一括して形成することが可能となり、製造工程の複雑化を防止することができる。

一方、はんだボール26とダミーボール28の材質を異ならせることにより、 はんだボール26とダミーボール28との接着力を異ならせることが可能となり 、ダミーボール28を対角線27上に配置した場合においても、ダミーボール2 8を外れにくくして、はんだボール 2 6 の接続不良を低減することが可能となる。

[0052]

例えば、ダミーボール28を、はんだで被覆された樹脂ボールから構成することができる。

これにより、ダミーボール28の弾性変形を起こさせ易くすることが可能となり、ダミーボール28に歪み応力が加わった場合においても、ダミーボール28を外れにくくすることが可能となるため、ダミーボール28の接続不良を低減して、はんだボール26の接続不良を低減することが可能となる。

[0053]

また、ダミーボール28をはんだで被覆することにより、ダミーボール28の 弾性変形を可能としつつ、はんだボール26およびダミーボール28の接続を一 括して行うことが可能となり、製造工程の複雑化を防止することができる。

図4 (a) は、本発明の第4実施形態に係るボールグリッドアレイの概略構成を示す平面図、図4 (b) は、図4 (a) の $C^{'}-C^{'}$ 線で切断した断面図である。

[0054]

図4において、インターポーザ基板121の表面には配線122aが形成されるとともに、インターポーザ基板121の裏面には配線122cおよびダミーボール128を配置するダミーランド122dが形成され、各面に形成された配線122a、122cは、インターポーザ基板121に形成されたスルーホール配線122bを介して接続されている。

[0055]

そして、インターポーザ基板121の表面には半導体チップ123が実装され、半導体チップ123は、バンプ電極124を介して配線122aと接続されるとともに、モールド樹脂125により封止されている。

また、インターポーザ基板121の裏面には、端子電極およびダミー端子として、例えば、はんだボール126およびダミーボール128がそれぞれ設けられ、はんだボール126は配線122cに接続されるとともに、ダミーボール12



8はダミーランド122d上に配置されている。

[0056]

ここで、はんだボール126は、インターポーザ基板121の対角線127を 避けるように配置されるとともに、インターポーザ基板121の対角線127上 には、ダミーボール128同士が互いに接触するようにして連続して配置されて いる。

これにより、大きな応力のかかる対角線127上にはんだボール126が配置されることを防止しつつ、はんだボール126の接続状態をダミーボール128で補強することが可能となるとともに、ダミーボール128の大きさを変更することなく、ダミーボール128による接着力を容易に増大させることが可能となる。

[0057]

このため、ダミーボール128による接着力の増大を可能としつつ、はんだボール126およびダミーボール128の一括形成および一括接続が可能となり、製造工程を複雑化することなく、インターポーザ基板121にかかる応力を効率よく吸収させることが可能となる。


図 5 (a)は、本発明の第 5 実施形態に係るボールグリッドアレイの概略構成を示す平面図、図 5 (b)は、図 5 (a)のD 1-D 1 線で切断した断面図、図 5 (c)は、図 5 (a)のD 2-D 2 線で切断した断面図である。

[0058]

図5において、インターポーザ基板31の表面には配線32aが形成されるとともに、インターポーザ基板31の裏面には配線32cおよびダミーボール38を配置するランド32dが形成され、各面に形成された配線32a、32cは、インターポーザ基板31に形成されたスルーホール配線32bを介して接続されている。

[0059]

そして、インターポーザ基板31の表面には半導体チップ33が実装され、半導体チップ33は、バンプ電極34を介して配線32aと接続されるとともに、モールド樹脂35により封止されている。



[0060]

ここで、はんだボール36は、インターポーザ基板31の対角線37を避けるようにしてインターポーザ基板31の内側に配置されるとともに、ダミーボール38は、インターポーザ基板31の最外周の四隅に配置されている。

これにより、大きな応力のかかる領域にはんだボール36が配置されることを防止しつつ、インターポーザ基板31にかかる応力をダミーボール38で効率よく吸収させることが可能となり、二次実装の信頼性を容易に向上させることが可能となる。

$[0\ 0\ 6\ 1]$

図 6 (a) は、本発明の第 6 実施形態に係るボールグリッドアレイの概略構成を示す平面図、図 6 (b) は、図 6 (a) の E 1 - E 1 線で切断した断面図、図 6 (c) は、図 6 (a) の E 2 - E 2 線で切断した断面図である。

図6において、インターポーザ基板41の表面には配線42aが形成されるとともに、インターポーザ基板41の裏面には配線42cおよびダミーボール48a~48cを配置するランド42dが形成され、各面に形成された配線42a、42cは、インターポーザ基板41に形成されたスルーホール配線42bを介して接続されている。

$[0\ 0\ 6\ 2\]$

そして、インターポーザ基板41の表面には半導体チップ43が実装され、半導体チップ43は、バンプ電極44を介して配線42aと接続されるとともに、モールド樹脂45により封止されている。

また、インターポーザ基板41の裏面には、端子電極およびダミー端子として、例えば、はんだボール46およびダミーボール48がそれぞれ設けられ、はんだボール46は配線42cに接続されるとともに、ダミーボール48はダミーランド42d上に配置されている。



[0063]

ここで、はんだボール46は、インターポーザ基板41の対角線47を避けるようにしてインターポーザ基板41の内側に配置されるとともに、ダミーボール48a~48cは互いに接触するようにして、インターポーザ基板41の四隅にそれぞれ配置されている。

これにより、ダミーボール $48a \sim 48c$ の配置位置を調整するだけで、ダミーボール $48a \sim 48c$ による接着力を増大させることが可能となり、ダミーボール $48a \sim 48c$ による接着力を増大させるために、ダミーボール $48a \sim 48c$ の大きさを変更する必要がなくなる。

[0064]

このため、はんだボール46およびダミーボール48a~48cの一括形成および一括接続が可能となり、製造工程を複雑化することなく、インターポーザ基板41にかかる応力を効率よく吸収させることが可能となる。

図7(a)は、本発明の第7実施形態に係るチップサイズパッケージの概略構成を示す平面図、図7(b)は、図7(a)のF-F線で切断した断面図である

[0065]

図7において、半導体チップ51上には、能動領域に接続された配線層52が 形成され、配線層52にはパッド電極53が形成されている。また、半導体チップ51上に形成された能動領域上には、パッド電極53が露出するようにして応力緩和層54が形成され、パッド電極53上には、応力緩和層54上に延伸された再配置配線55が形成されている。

[0066]

ここで、再配置配線55は、例えば、TiWスパッタ配線層、Cuスパッタ配線層およびCuメッキ配線層の3層構造から構成することができる。

また、再配置配線55上には、保護膜として、例えば、ソルダレジスト膜56 が形成され、ソルダレジスト膜56には、応力緩和層54上において再配置配線 55を露出させる開口部57が形成されている。

[0067]

さらに、応力緩和層 5 4 上には、バンプ電極として、例えば、はんだボール 5 8 が配置され、はんだボール 5 8 は、ソルダレジスト膜 5 6 に形成された開口部 5 7 を介して再配置配線 5 5 と接続されている。ここで、はんだボール 5 8 は、半導体チップ 5 1 の対角線 5 9 を避けるように配置されている。

これにより、半導体チップ51にかかる応力の大きな領域を避けながら、はんだボール58を配置することが可能となり、はんだボール58の配置位置を調整するだけで、はんだボール58の接続信頼性を向上させることが可能となる。

[0068]

このため、チップサイズパケージが大型化した場合においても、チップサイズパケージの構造を複雑化させることなく、はんだボール58の接続不良を低減することが可能となり、コストアップを抑制しつつ、チップサイズパケージの二次実装時の信頼性を向上させることができる。

なお、応力緩和層 5 4 上に設けられるバンプ電極としては、はんだボール 5 8 の他、例えば、A u バンプ電極や、N i バンプにA u 皮膜またはハンダ皮膜などが施されたバンプ電極を用いるようにしてもよい。

[0069]

図8(a)は、本発明の第8実施形態に係るチップサイズパッケージの概略構成を示す平面図、図8(b)は、図8(a)のG-G線で切断した断面図である

図8において、半導体チップ61上には、能動領域に接続された配線層62が 形成され、配線層62にはパッド電極63が形成されている。また、半導体チップ61上に形成された能動領域上には、パッド電極63が露出するようにして応力緩和層64が形成され、応力緩和層64上には、ダミーボール68bを配置するダミーランド65bが設けられるとともに、パッド電極63上には、応力緩和層64上に延伸された再配置配線65aが形成されている。

[0070]

ここで、再配置配線65aおよびダミーランド65bは、例えば、TiWスパッタ配線層、Cuスパッタ配線層およびCuメッキ配線層の3層構造から構成することができる。

また、再配置配線65aおよびダミーランド65b上には、保護膜として、例 えば、ソルダレジスト膜66が形成され、ソルダレジスト膜66には、応力緩和 層64上において、再配置配線65aおよびダミーランド65bをそれぞれ露出 させる開口部67a、67bが形成されている。

[0071]

さらに、応力緩和層64上には、バンプ電極およびダミーバンプとして、例えば、はんだボール68aおよびダミーボール68bがそれぞれ設けられ、はんだボール68aは、ソルダレジスト膜66に形成された開口部67aを介して再配置配線65と接続されるとともに、ダミーボール68bは、ソルダレジスト膜66に形成された開口部67bを介してダミーランド65b上に配置されている。

[0072]

ここで、はんだボール68aは、半導体チップ61の対角線69を避けるように配置されるとともに、半導体チップ61の対角線69には、ダミーボール68bが所定間隔で並べて配置されている。

これにより、大きな応力のかかる対角線69上にはんだボール68aが配置されることを防止しつつ、はんだボール68aの接続状態をダミーボール68bで補強することが可能となる。

[0073]


このため、半導体チップ61のサイズが増大した場合においても、半導体チップ61に加わる応力を低下させて、はんだボール68aの接続不良を低減することが可能となり、二次実装の信頼性を容易に向上させることが可能となる。

なお、はんだボール68aとダミーボール68bの材質、大きさおよび形状などは一致させてもよいが、はんだボール68aとダミーボール68bの材質、大きさまたは形状などを異ならせるようにしてもよい。

[0074]

図9(a)は、本発明の第9実施形態に係るチップサイズパッケージの概略構成を示す平面図、図9(b)は、図9(a)のH-H線で切断した断面図である

図9において、半導体チップ71には、能動領域に接続された配線層72が形



[0075]

また、半導体チップ71に形成された能動領域上には、パッド電極73が露出するようにして形成された応力緩和層74a~74dが分割配置され、パッド電極73上には、応力緩和層74a~74d上に延伸された再配置配線75が形成されている。

ここで、再配置配線75は、例えば、TiWスパッタ配線層、Cuスパッタ配線層およびCuメッキ配線層の3層構造から構成することができる。

[0076]

また、再配置配線 7 5 およびパッド 7 3 上には、応力緩和層 7 4 $a \sim 7$ 4 dに それぞれ対応して分割配置されたソルダレジスト膜 7 6 $a \sim 7$ 6 dが形成され、 ソルダレジスト膜 7 6 $a \sim 7$ 6 dには、各応力緩和層 7 4 $a \sim 7$ 4 d上において 再配置配線 7 5 を露出させる開口部 7 7が形成されている。

そして、各応力緩和層74a~74d上には、バンプ電極として、例えば、はんだボール78が形成され、各はんだボール78は、各ソルダレジスト膜76a~76dに形成された開口部77をそれぞれ介して再配置配線75と接続されている。

[0077]

ここで、はんだボール78は、半導体チップ71の対角線上を避けるように配置されるとともに、応力緩和層74a~74dおよびソルダレジスト膜76a~76dは、半導体チップ71の対角線に沿って分割されている。

これにより、半導体チップ71に加わる応力を分断させて、半導体チップ71 に加わる応力を低下させることが可能となり、半導体チップ71のサイズが増大 した場合においても、半導体チップ71の反りを低減させて、二次実装の信頼性 を向上させることができる。

[0078]

図10は、本発明の第10実施形態に係るチップサイズパッケージの製造方法 を示す断面図である。

図10(a)において、半導体ウェハWには、パッド電極73が設けられた配



線層72が形成されている。

そして、図10(b)に示すように、配線層72およびパッド電極73が形成された半導体ウェハW上に、ポリイミドなどの樹脂膜を塗布し、フォトリングラフィー技術を用いて樹脂膜のパターニングを行うことにより、パッド電極73が露出されるとともに、対角線に沿って分割された応力緩和層74a~74dを配線層72上に形成する。

[0079]

次に、図10(c)に示すように、応力緩和層74a~74dが形成された半導体ウェハW上に、スパッタにより、TiWスパッタ膜およびCuスパッタ膜を順次積層した後、メッキレジスト膜を塗布する。

そして、フォトリソグラフィー技術を用いることにより、再配置配線75に対応する開口部をメッキレジスト膜に形成し、この開口部を介して電解銅メッキを行うことにより、Cuメッキ配線層を形成する。

[0080]

そして、メッキレジスト膜を除去し、Cuメッキ配線層をマスクとして、Cuスパッタ膜およびTiWスパッタ膜を順次エッチングすることにより、Cuスパッタ配線層およびTiWスパッタ配線層を形成し、再配置配線75を完成させる

次に、図10(d)に示すように、再配置配線75上にソルダレジストを塗布し、フォトリソグラフィー技術を用いることにより、対角線に沿って分割配置されたソルダレジスト膜76a~76dを再配置配線75上に形成するとともに、再配置配線75を露出させる開口部77をソルダレジスト膜76a~76dに形成する。

[0081]

そして、図10(e)に示すように、この開口部77を介して再配置配線75に接続されたはんだボール78をソルダレジスト膜76a~76d上に形成し、必要に応じて、補強樹脂を全面に塗布した後、スパッタにより、はんだボール78の根元を補強する。

これにより、応力緩和層74a~74dおよびソルダレジスト膜76a~76



dのパターニングを行う際に、応力緩和層74a~74dおよびソルダレジスト膜76a~76dを分割することが可能となり、製造工程を増加させることなく、半導体チップ71に加わる応力を分断させることが可能となる。

[0082]

図11(a)は、本発明の第11実施形態に係るチップサイズパッケージの概略構成を示す平面図、図11(b)は、図11(a)のI1-I1線で切断した断面図、図11(c)は、図11(a)のI2-I2線で切断した断面図である。

図11において、半導体チップ81上には、能動領域に接続された配線層82 が形成され、配線層82にはパッド電極83が形成されている。

[0083]

また、半導体チップ81上に形成された能動領域上には、パッド電極83が露出するようにして応力緩和層84が形成され、応力緩和層84上の四隅には、ダミーボール88aを配置するダミーランド85bが設けられるとともに、パッド電極83上には、応力緩和層84上に延伸された再配置配線85aが形成されている。

[0084]

ここで、再配置配線85 a およびダミーランド85 b は、例えば、T i Wスパッタ配線層、C u スパッタ配線層およびC u メッキ配線層の3層構造から構成することができる。

また、再配置配線85aおよびダミーランド85b上にはソルダレジスト膜86が形成され、ソルダレジスト膜86には、応力緩和層84上において、再配置配線85aおよびダミーランド85bをそれぞれ露出させる開口部87a、87bが形成されている。

[0085]

そして、応力緩和層84上には、応力緩和層84の四隅に配置されるように、 ダミーボール88bが形成され、ダミーボール88bは、ソルダレジスト膜86 に形成された開口部87bを介してダミーランド85b上に配置されている。

さらに、ダミーボール88bの内側には、はんだボール88aが配置され、は



んだボール88aは、ソルダレジスト膜86に形成された開口部87aを介して再配置配線85と接続されている。

[0086]

これにより、はんだボール88aが、応力緩和層84の最外周の四隅に配置されることを防止することが可能となるとともに、はんだボール88aが形成された半導体チップ81をマザー基板上に実装することで、はんだボール88aの接続状態をダミーボール88bで補強することが可能となる。


このため、チップサイズパッケージが大型化した場合においても、実装時の工程数を増加させることなく、はんだボール88aの接続不良を低減することが可能となり、スループットの低下を抑制しつつ、チップサイズパッケージの二次実装時の信頼性を向上させることができる。

[0087]

なお、上述したパッケージ構造は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、MD(Mini Disc)プレーヤなどの電子機器に適用することができ、上述したパッケージ構造を用いることで、電子機器の小型・軽量化を図りつつ、電子機器の信頼性を向上させることが可能となる。

【図面の簡単な説明】

- 【図1】 第1実施形態のボールグリッドアレイの構成を示す図。
- 【図2】 第2実施形態のボールグリッドアレイの構成を示す図。
- 【図3】 第3実施形態のボールグリッドアレイの構成を示す図。
- 【図4】 第4実施形態のボールグリッドアレイの構成を示す図。
- 【図5】 第5実施形態のボールグリッドアレイの構成を示す図。
- 【図6】 第6実施形態のボールグリッドアレイの構成を示す図。
- 【図7】 第7実施形態のチップサイズパッケージの構成を示す図。
- 【図8】 第8実施形態のチップサイズパッケージの構成を示す図。
- 【図9】 第9実施形態のチップサイズパッケージの構成を示す図。
- 【図10】 第10実施形態のチップサイズパッケージの製造方法を示す図



【図12】 従来のチップサイズパッケージの構成を示す図。

【図13】 従来のボールグリッドアレイの構成を示す図。


【符号の説明】


1、11、21、31、41、121 インターポーザ基板、2a、12a、22a、32a、42a、122a、2c、12c、22c、32c、42c、122c 配線、2b、12b、22b、32b、42b、122b スルーホール配線、3、13、23、33、43、123 半導体チップ、4、14、24、34、44、124 バンプ、5、15、25、35、45、125 封止樹脂 6、16、26、36、46、126 はんだボール、7、27、37、47、59、69、127 対角線、17、79 溝、22d、32d、42d、65b、85b、122d ダミーランド 28、38、48a~48c、68b、88b、128 ダミーボール、51、61、71、81 半導体チップ 52、62、72、82 配線層、53、63、73、83 パッド、54、64、74a~74d、84 応力緩和層、55、65a、75、85a 再配置配線、56、66、76、86 ソルダレジスト層、57、67a、67b、77、87a、87a、87b、開口部、58、68a、78、88a ボールバンプ、W 半導体ウェハ


【書類名】


図面


[図1]

















【図4】







【図5】




【図6】





【図7】







【図8】














【図10】






34










[図12]













【書類名】

要約書

【要約】

【課題】 半導体チップを実装する際の接続信頼性を向上させる。

【解決手段】 インターポーザ基板1の対角線7を避けるように、インターポーザ基板1の裏面にはんだボール6を配置するとともに、インターポーザ基板1の表面に半導体チップ3を実装する。

【選択図】 図1

特願2003-007769

出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所 名

東京都新宿区西新宿2丁目4番1号

セイコーエプソン株式会社